I/OType：端口的电气类型。单击图3-51中其下拉列表框旁的下拉按钮，出现端口电气类型列表，分为Unspecified(不指定端口的电气类型)、Output(输出端口)、Input(输入端口)、Bidirectional(双向端口)4种。因为Clk-Out为方波输出信号，所以选择Output。
Side：端口的停靠方向，分为Left(端口停靠在方块图的左边缘)、Right(端口停靠在方块图的右边缘)、Top(端口停靠在方块图的顶端)、Bottom(端口停靠在方块图的底端)4种。这里设置为Right。
Style：端口的外形，分为None(无方向)、Left(指向左方)、Right(指向右方)、LeftRight(双向)4种。如果图3-50中浮动的端口出现在方块电路的顶端或底端，则Style端口外形中的Left、Right、LeftRight分别变为Top、Bottom、TopBottom，这里设置为Right。
设置完毕单击OK按钮确定。
此时方块电路端口仍处于浮动状态，并随光标的移动而移动，在合适位置单击鼠标左键，则完成了一个方块电路端口的放置。系统仍处于放置方块电路端口的状态，重复以上步骤可放置方块电路的其他端口，单击鼠标右键，可退出放置状态。这样CLK.Sch(方波形成电路)方块电路就完成了，同样方法完成另外两个方块电路TRI.Sch(三角波形成电路)和SIN.Sch(正弦波形成电路)。完成方块电路绘制的电路原理图，如图3-52所示。
4.电气连接各方块电路
在所有的方块电路及端口都放置好以后，用导线(wire)或总线(Bus)连接成如图3-44所示的层次电路原理图的主电路图。
5.设计子电路图
子电路图是根据主电路图中的方块电路，利用有关命令自动建立的，不能用建立新文件的方法建立。下面以生成CLK.Sch(方波形成电路)子电路图为例。
在主电路图中执行菜单命令DesignCreateSheetFromSymbol，光标变成十字形，将十字光标移到名为CLK.Sch(方波形成电路)的方块电路上，单击鼠标左键，系统弹出Confirm对话框，如图3-53所示，要求用户确认端口的输入/输出方向。如果选择Yes，则所产生的子电路图中的I/O端口方向与主电路图方块电路中端口的方向相反，即输入变成输出，输出变成输入：如果选择No，则端口方向不反向。这里我们选择No。单击No按钮后，系统自动生成名为CLK.Sch的子电路图，且自动切换到CLK.Sch子电路图，如图3-54所示。
从图中可以看出，子电路图中包含了CLK.Sch(方波形成电路)方块电路中的端口，无需自己再单独放置I/O端口。用上述介绍的绘制电路原理图的方法，绘制CLK.Sch(方波形成电路)模块的内部电路，如图3-44所示。
重复以上步骤，生成并绘制另外两个方块电路TRI.Sch(三角波形成电路)和SIN.Sch(正弦波形成电路)所对应的子电路图，如图3-46、3-47所示，即完成了一个完整的层次电路图的设计。
6.设置图纸编号
执行菜单DesignOptions，在弹出的对话框中选中Organization选项卡，可以填写图纸信息。在图中的Sheet栏的No.(编号)中设置图纸编号，Total(图纸总数)中设置主电路图和子电路图的总数，本例中依次将主电路图(信号发生器电路)、子电路图CLK.Sch(方波形成电路)、TRI.Sch(三角波形成电路)和SIN.Sch(正弦波形成电路)编号为1、2、3、4，图纸总数设置为4。如果没有设置图纸编号，则在进行电气规则检查(ERC)时，会出现错误。
7.保存所有文件
执行菜单命令FileSaveAll保存所有文件。
层次电路原理图的设计除了上述的自上而下的设计方式外，也可以采用自下而上的设计方式，即先设计子电路图，再设计主电路图，设计的方法基本一致。
3.3.3不同层次电路原理图的切换
在编辑或查看层次电路原理图时，有时需要从主电路图的某一方块图直接转到该方块图所对应的子电路图，或者反之。Protel99SE为此提供了非常简便的切换功能，切换的方法主要有2种。
1.利用设计管理器直接进行切换
利用设计管理器，如图3-43所示为一个信号发生器电路的层次电路原理图结构，鼠标左键单击导航树中的文件名或文件名前面的图标，可以很方便地打开相应的文件，在右边工作区中显示该电路原理图。
2.利用导航按钮或菜单命令进行切换
单击主工具栏上的图标，或执行菜单命令ToolsUp/DownHierarchy，光标变成十字形。将光标移至需要切换的子电路图符号上，单击鼠标左键，即可将上层电路切换至下一层的子电路图：若是从下层子电路切换至上层电路，则是将光标移至下层电路的I/O端口上，单击鼠标左键进行切换。
3.4报表文件的生成
3.4.1电气规则检查
Protel99SE提供了对电路的电气规则检查(ERC)，即ElectronicRuleChecker，是利用软件测试用户设计的电路原理图，检查其中的电气连接和引脚信息，以便能够查找明显的错误。执行ERC检查后，将生成错误报告，并且在电路原理图中标志错误，以便用户分析和修正错误。
1.电气规则检查(ERC)检查步骤
执行菜单命令ToolsERC，系统弹出SetupElectricalRuleCheck(ERC设置)对话框，如图3-55所示，该对话框中有Setup选项卡和RuleMatrix选项卡。设置完毕单击OK按钮，进行ERC检查。
2.Setup选项卡设置
1)ERCOptions区
Multiplenetnamesonnet：检查同一个网络上是否拥有多个不同名称的网络标号。
Unconnectednetlabels：检查是否有未连接到其他电气对象的网络标号。
UnconnectedPowerobjects：检查是否有未连接到任一电气对象的电源对象。
Duplicatesheetnumbers：检查项目中是否有绘图页号码相同的绘图页。
Duplicatecomponentdesignators：检查是否有标号相同的元件。
Buslabelformaterrors：检查附加在总线上的网络标号的格式是否非法。
Floatinginputpins：检查是否有悬空引脚。
Suppresswarnings：忽略警告(Warning)等级的情况。
2)Options区
Createreportfile：设置列出全部ERC信息并产生错误信息报告。
Adderrorsmarkers：设置在原理图上有错误的位置上放置错误标记。
Descendintosheetparts：在执行ERC检查时，同时深入到原理图元件内部电路进行检查。此项针对电路图式元件。
3)SheetstoNetlist下拉列表框
用于选择检查的范围，有ActiveSheets(当前电路原理图)、ActiveProject(当前项目文件)、ActiveSheetPlusSubSheets(当前的电路原理图与子电路图)3种选项。
4)NetIdentifierScope下拉列表框
设置网络标号的工作范围，有NetLabelsandPortsGlobal(网络标号和电路I/O端口在整个项目文件中的所有电路原理图中都有效)、OnlyPortsGlobal(只有电路I/O端口在整个项目文件中有效)、SheetSymbol/PortConnections(子电路图的I/O端口与主电路图内相应方块电路图中同名I/O端口是相互连接的)3种选项。
3.RuleMatrix选项卡设置
这是一个彩色的正方形区块，称为电气规则矩阵，如图3-56所示。
该选项卡主要用来定义各种引脚、输入输出端口、电路图出入口彼此间的连接状态是否已构成错误(Error)或警告(Warning)等级的电气冲突。错误指电路中有严重违反电路原理的连线情况，如VCC和GND短路。警告是指某些轻微违反电路原理的连线情况，由于系统不能确定它们是否真正有误，所以用警告表示。
矩阵中以彩色方块表示检查结果。绿色方块表示这种连接方式不会产生错误或警告信息(如某一输入引脚连接到某一输出引脚上)，黄色方块表示这种连接方式会产生警告信息(如未连接的输入引脚)，红色方块表示这种连接方式会产生错误信息(如两个输出引脚连接在一起)。
这个矩阵是以交叉接触的形式读入的。如要查看输入引脚接到输出引脚的检查条件，就观察矩阵左边的InputPin这一行和矩阵上方的OutputPin这一列之间的交叉点即可，交叉点以彩色方块来表示检查结果。交叉点的检查条件可由用户自行修改，在矩阵方块上单击鼠标左键即可在不同颜色的彩色方块之间进行切换。检查电气规则矩阵设置，一般选择默认。
4.ERC检查结果
可以输出相关的错误报告，即.ERC文件，主文件名与原理图相同，扩展名为.ERC，同时可以在电路原理图的相应位置显示错误标记。
图3-57所示，是对该电路利用默认设置进行ERC检测的结果。其中电源VCC和接地GND因不与任何电路相连，经ERC检查后，显示错误标志：另外在重复的标号R1上放置错误标志，提示出错。同时自动产生并打开一个检测报告，如图3-58所示，其中有3个错误报告，第1个错误是由于重复的标号，坐标(709，444)的R1与坐标(699，604)的R1标号重复，第2个错误是接地GND未与任何电路连接，第3个错误是电源VCC未与任何电路连接。
按照ERC检测报告文件给出的错误情况修改电路原理图，然后再次进行ERC检测，错误消失。
3.4.2网络表的生成
设计电路原理图的最终目的是进行PCB设计，网络表在电路原理图和PCB之间起到一个桥梁作用。网络表文件是一张电路原理图中全部元件和电气连接关系的列表，它包含电路原理图中的元件综合信息，包括元件名、元件封装、元件序号、引脚信息及元件间的网络连接关系，是电路板自动布线的灵魂。网络表文件的主文件名与电路图的主文件名相同，扩展名为.NET。
1.网络表的生成
在生成网络表前，必须对电路原理图中所有的元件设置元件标号(Designator)和封装形式(Footprint)。
打开原理图文件，执行菜单命令DesignCreateNetlist，系统弹出NetlistCreation(网络表设置)对话框，如图3-59所示。
NetlistCreation网络表设置对话框中各选项含义如下。
1)OutputFormat下拉列表框
设置生成网络表的格式，有Protel、Protel2……共38种格式，一般选取Protel。
2)NetIdentifierScope下拉列表框设置项目电路图网络标号的工作范围，本项设置只对层次原理图有效。有以下3种选择。
NetLabelsandPortsGlobal：网络标号与电路I/O端口在整个项目中都有效。即项目中不同电路图之间的同名网络标号是相互连接的、同名端口也是相互连接的。
OnlyPortsGlobal：只有电路I/O端口在整个项目中有效。即项目中不同电路图之间同名端口是相互连接的。
SheetSymbol/PortConnections：子电路图的I/O端口与主电路图内相应方块电路图中同名I/O端口是相互连接的。
3)SheetstoNetlist下拉列表框
设置生成网络表的电路图范围，有3种选择。
ActiveSheet：只对当前打开的电路图文件产生网络表。
ActiveProject：对当前打开电路图所在的整个项目产生网络表。
ActiveSheetPlusSubSheets：对当前打开的电路图及其子电路图产生网络表。
对于单张原理图，选择第1项即可。
4)Appendsheetnumberstolocalnets复选框
